Cortex-A8 S5PV210核心板
我们根据市场的要求，推出了该芯片的核心板—HERO210，HERO210是一款低功耗、高性能、可扩展性强的精品Cotex-A8核心板，CPU采用三星ARM Cortex-A8芯片S5PV210,主频1GHz，PCB采用6层板工艺设计，具有最佳的电气特性和抗干扰特性，使系统稳定工作于各种环境之下。具有极佳的电气特性和抗干扰特性，使系统稳定工作于各种环境之中。可以广泛应用于MID、智能手机、PDA、PND、车载系统、智能家居、数据终端等产品。
配合成AndroidV210评估板，方便用户做前期的测试和调试，可以大大缩小用户的开发周期和成本；核心板已经开始批量给多家用户供货，其稳定的软硬件特性受到用户的一致好评，是目前市面上性价比的一款核心板。
如果现有核心板中找不到符合您需要的规格，我们为客户提供各种各样的嵌入式硬件设计和底层软件开发服务。我们基于ARM7、ARM9、ARM11、ARM Cortex-M3、ARM Cortex-A8等处理器的嵌入式平台设计方面具有丰富的开发经验，同时具备一批在WinCE、Linux、Android等嵌入式系统的移植与各种驱动程序的开发方面经验丰富的工程师。
|
核心配置
|
|
CPU主频
|
800M/1G Hz
|
|
DDR
|
512M Bytes DDR2
|
|
Nand Flash
|
256M Bytes
|
|
结构参数
|
|
外部接口
|
邮票孔特性，焊接固定
|
|
核心板尺寸
|
69.3mm×52.8mm×3mm
|
|
引脚间距
|
1.27mm
|
|
引脚焊盘尺寸
|
1.6mm*0.8mm
|
|
引脚数量
|
186
|
|
板层
|
6层
|
|
测试点
|
内置测试点
|
|
电气特性
|
|
输入电压
|
3.3V~5V、3V
|
|
工作温度
|
-10~70℃
|
|
存储温度
|
-20~80℃
|
引脚
|
P1
|
引脚定义
|
P2
|
引脚定义
|
|
P1.1
|
OM1
|
P2.1
|
VDD_5V
|
|
P1.2
|
OM2
|
P2.2
|
XADCAIN0
|
|
P1.3
|
OM3
|
P2.3
|
XVVDEN
|
|
P1.4
|
XNRSTOUT
|
P2.4
|
XVVCLK
|
|
P1.5
|
XEINT29/KP_ROW5
|
P2.5
|
XVVSYNC
|
|
P1.6
|
XEINT16/KP_COL0
|
P2.6
|
XVHSYNC
|
|
P1.7
|
XEINT18/KP_COL2
|
P2.7
|
XVVD1
|
|
P1.8
|
XEINT6_SD0_NWP
|
P2.8
|
XVVD0
|
|
P1.9
|
XEINT9
|
P2.9
|
XVVD2
|
|
P1.10
|
XEINT27/KP_ROW3
|
P2.10
|
XVVD8
|
|
P1.11
|
XEINT17/KP_COL1
|
P2.11
|
XVVD13
|
|
P1.12
|
XEINT10
|
P2.12
|
XVVD3
|
|
P1.13
|
XEINT20/KP_COL4
|
P2.13
|
XVVD22
|
|
P1.14
|
XEINT25/KP_ROW1
|
P2.14
|
XVVD5
|
|
P1.15
|
XEINT21/KP_COL5
|
P2.15
|
XVVD21
|
|
P1.16
|
XEINT12/HDMI_CEC
|
P2.16
|
XVVD7
|
|
P1.17
|
XEINT7
|
P2.17
|
XVVD11
|
|
P1.18
|
XEINT19/KP_COL3
|
P2.18
|
XVVD6
|
|
P1.19
|
XEINT13/HDMI_HPD
|
P2.19
|
XVVD16
|
|
P1.20
|
XEINT24/KP_ROW0
|
P2.20
|
XVVD10
|
|
P1.21
|
XEINT28/KP_ROW4
|
P2.21
|
XVVD14
|
|
P1.22
|
XEINT26/KP_ROW2
|
P2.22
|
XVVD4
|
|
P1.23
|
XCIYDATA5
|
P2.23
|
XVVD15
|
|
P1.24
|
XCIYDATA4
|
P2.24
|
XVVD18
|
|
P1.25
|
XCIPCLK
|
P2.25
|
XVVD9
|
|
P1.26
|
XCIYDATA2
|
P2.26
|
XVVD12
|
|
P1.27
|
XCIYDATA3
|
P2.27
|
XVVD17
|
|
P1.28
|
XCICLKENB
|
P2.28
|
XVVD19
|
|
P1.29
|
XCIYDATA7
|
P2.29
|
XVVD23
|
|
P1.30
|
XCIYDATA6
|
P2.30
|
XVVD20
|
|
P1.31
|
XI2CSDA1
|
P2.31
|
XI2SCDCLK1/PCM_EXTCL
|
|
P1.32
|
XI2CSCL1
|
P2.32
|
XI2SSDO1/PCM_SOUT1/A
|
|
P1.33
|
XUODP
|
P2.33
|
XI2SSDI1/PCM_SIN1/AC
|
|
P1.34
|
XUODM
|
P2.34
|
XI2SSCLK1/PCM_SCLK1/
|
|
P1.35
|
XUHDM
|
P2.35
|
XI2SLRCK1/PCM_FSYNC1
|
|
P1.36
|
XUHDP
|
P2.36
|
AUDIO_XI2SLRCK0
|
|
P1.37
|
XUOID
|
P2.37
|
AUDIO_XI2SSDI0
|
|
P1.38
|
XUOVBUS
|
P2.38
|
AUDIO_XI2SCDCLK0
|
|
P1.39
|
XCIYDATA1
|
P2.39
|
AUDIO_XI2SSDO0_0
|
|
P1.40
|
XCIYDATA0
|
P2.40
|
AUDIO_XI2SCLK0
|
|
P1.41
|
XCIHREF
|
|
|
|
P1.42
|
XCIVSYNC
|
|
|
|
P1.43
|
XURXD2/UART_AUDIO_RX
|
|
|
|
P1.44
|
XUODRVVBUS
|
|
|
|
P1.45
|
XUTXD2/UART_AUDIO_TX
|
|
|
|
P1.46
|
XURXD3/CTSN2/UART_AU
|
|
|
|
P1.47
|
XUTXD3/RTSN2/UART_AU
|
|
|
|
P1.48
|
XADCAIN9_XP
|
|
|
|
P1.49
|
XADCAIN6_YM
|
|
|
|
P1.50
|
XADCAIN7_YP
|
|
|
|
P1.51
|
XADCAIN8_XM
|
|
|
|
P1.52
|
M_NRESET
|
|
|
|
P1.53
|
XADCAIN1
|
|
|
|
P3
|
引脚定义
|
P4
|
引脚定义
|
|
P3.1
|
XMMC2CDN/SPI_MISO2
|
P4.1
|
PDN
|
|
P3.2
|
XMMC2DATA0/SPI_MOSI2
|
P4.2
|
CAMERA_A_GPIO1
|
|
P3.3
|
XMMC2DATA2
|
P4.3
|
CAM_A_RESET
|
|
P3.4
|
XMMC2DATA3
|
P4.4
|
XPWMTOUT1
|
|
P3.5
|
XMMC2CLK/SPI_CLK2
|
P4.5
|
XPWMTOUT0
|
|
P3.6
|
XMMC2CMD/SPI_CSN2
|
P4.6
|
WIFI1_PD_GPIO
|
|
P3.7
|
XMMC2DATA1
|
P4.7
|
WIFI1_RESET_GPIO
|
|
P3.8
|
XM0CSN1
|
P4.8
|
XMMC0CLK
|
|
P3.9
|
XM0OEN
|
P4.9
|
XMMC0DATA1
|
|
P3.10
|
XM0WEN
|
P4.10
|
XMMC1CLK
|
|
P3.11
|
XM0DATA15
|
P4.11
|
XMMC1DATA2
|
|
P3.12
|
XM0DATA14
|
P4.12
|
XURTSN0
|
|
P3.13
|
XM0FRNB1/ONDXL_INT1
|
P4.13
|
XUCTSN1
|
|
P3.14
|
XM0FRNB2
|
P4.14
|
XMMC1DATA3
|
|
P3.15
|
XM0WAITN
|
P4.15
|
XMMC1CMD
|
|
P3.16
|
XM0DATA6
|
P4.16
|
XMMC0CDN
|
|
P3.17
|
XDACOUT
|
P4.17
|
XMMC0CMD
|
|
P3.18
|
XHDMITX2P
|
P4.18
|
XMMC1DATA1
|
|
P3.19
|
XHDMITX2N
|
P4.19
|
XMMC0DATA2
|
|
P3.20
|
XHDMITX1P
|
P4.20
|
XMMC1DATA0
|
|
P3.21
|
XHDMITX1N
|
P4.21
|
XMMC0DATA0
|
|
P3.22
|
XHDMITX0P
|
P4.22
|
XMMC0DATA3
|
|
P3.23
|
XHDMITX0N
|
P4.23
|
XMMC1CDN
|
|
P3.24
|
XHDMITXCP
|
P4.24
|
XSPICLK0
|
|
P3.25
|
XHDMITXCN
|
P4.25
|
XSPIMISO0
|
|
P3.26
|
XM0DATA7
|
P4.26
|
XSPIMOSI0
|
|
P3.27
|
XM0DATA5
|
P4.27
|
XSPICLK1
|
|
P3.28
|
XM0CSN5/NFCSN3
|
P4.28
|
XSPIMISO1
|
|
P3.29
|
XM0CSN4/NFCSN2
|
P4.29
|
XSPICS0
|
|
P3.30
|
XM0DATA13
|
P4.30
|
XSPICS1
|
|
P3.31
|
XM0DATA4
|
P4.31
|
XSPIMOSI1
|
|
P3.32
|
XM0DATA3
|
P4.32
|
XUCTSN0
|
|
P3.33
|
XM0FREN
|
P4.33
|
XURTSN1
|
|
P3.34
|
XM0DATA12
|
P4.34
|
XUTXD1
|
|
P3.35
|
XM0DATA2
|
P4.35
|
XURXD1
|
|
P3.36
|
XM0DATA1
|
P4.36
|
XURXD0
|
|
P3.37
|
XM0DATA0
|
P4.37
|
XUTXD0
|
|
P3.38
|
XM0DATA10
|
P4.38
|
VDD_RTC_AP
|
|
P3.39
|
XM0DATA11
|
P4.39
|
DGND
|
|
P3.40
|
XM0ADDR1
|
P4.40
|
DGND
|
|
P3.41
|
XM0ADDR0
|
|
|
|
P3.42
|
XM0DATA8
|
|
|
|
P3.43
|
XM0DATA9
|
|
|
|
P3.44
|
XM0FCLE/ONDAVD
|
|
|
|
P3.45
|
XM0FALE/ONDSMCLK
|
|
|
|
P3.46
|
XM0FWEN/ONDRPN
|
|
|
|
P3.47
|
XM0ADDR2
|
|
|
|
P3.48
|
XM0ADDR3
|
|
|
|
P3.49
|
XI2CSDA0
|
|
|
|
P3.50
|
XI2CSCL0
|
|
|
|
P3.51
|
VDD_5V
|
|
|
|
P3.52
|
DGND
|
|
|
|
P3.53
|
DGND
|
|
|