可以经济地生产带有采用金属（P型）和多晶硅（N型）栅极混合结构的CMIS晶体管
东京2006年12月11日——瑞萨科技公司（Renesas Technology Corp.）今天宣布，开发出一种可用于45nm（纳米）节点及以上工艺微处理器和SoC（系统级芯片）产品的高性能和低成本晶体管技术。新开发的技术包括采用P型晶体管金属栅极，以及N型晶体管传统多晶硅栅极的混合结构的高性能CMIS*1晶体管。它可以在不必改变当前制造工艺的条件下实现，进而降低生产成本。采用新技术制造的带有40nm长度栅极的原型晶体管展现了出众的性能。其620μA/μmN型晶体管的驱动能力，以及360μA/μm的P型晶体管驱动能力都达到了全球最高水平。此外，已确认在可靠性方面例如栅极绝缘体强度没有任何问题，即使是采用新开发的生产工艺流程。
瑞萨科技将在于12月11日在美国旧金山举行的2006年IEEE的国际电子器件会议上展示这一成果。预期这种创新的晶体管制造方法优和技术将有助于制造高速、低功耗的先进SoC产品并可降低成本。
背景
最近几年，随着普遍存在的网络时代的来临，对具有更高水平功能和性能的多种类型设备，以及能够延长电池寿命的移动设备的需求十分迫切。先进半导体器件对使结合高性能和低功耗的产品成为现实至关重要。超精细半导体制造工艺将为实现增强功能和降低功耗提供一种高度集成的方法。然而，随着超精细半导体制造工艺的进展，用于晶体管的栅极绝缘体将变得更加纤巧。这将导致一个严峻的问题，例如由于隧道现象*2引起的栅极漏电流的增加。一种有效的解决方案是在氧化硅薄膜的顶层使用一种高介电系数绝缘体，即所谓高k材料。然而，使用高k材料会导致一种称为“费米能级钉扎效应（Fermi level pinning）”的现象，它将使晶体管的门限电压处于高位*3。金属栅极的推出是一种抑制这种现象的有效方法，它被认为将在45nm节点及以上工艺中发挥十分重要的作用。
由于这个原因，业界正在积极努力开发双金属栅极晶体管技术，它结合了高k材料和金属栅极，并适用于N型和P型晶体管。不过，这些努力还要解决以下问题：
（1）有两类晶体管：1.N型晶体管（它利用带有负电荷的电子运行）和2.P型晶体管（它利用带有正电荷的空穴运行）。这意味着金属栅极必须由两种不同材料组成，一种适用于N型晶体管，而另一种适用于P型晶体管。
（2）如果使用两种材料，一种用于N型晶体管，另一种用于P型晶体管，材料的可使用性是不同的，每种材料都需要独立的设备。这将增加制造工艺的复杂性和步骤，从而导致较高的生产成本。
（3）还有一些必须解决的物理问题。例如，N型金属栅极的特性会随制造工艺期间热处理（大约为1,000℃）而变化。
技术细节
面对这个背景，瑞萨科技一直在进行45nm节点及以上工艺晶体管的研发工作。其成果之一是新开发的混合CMIS晶体管技术。高k材料由氮氧化铪硅（HfSiON）制造，它能够简单地利用氖离子植入形成，并利用较早的制造工艺对钛氮化物层进行最小限度的处理。此外，晶体管性能够满足或超过传统双金属栅极晶体管。其驱动能力已获得了全球最高的水平的认可。
新开发技术的细节如下：
（1）带有金属P型栅极和多晶硅N型栅极的混合结构
栅极材料采用了一种混合结构，P型晶体管为多晶硅和金属钛氮化物，而N型晶体管为传统的多晶硅。由于费米能级钉扎效应增加的影响，P型晶体管采用的传统的多晶硅和HfSiON的栅极结构将会导致栅极损耗增加，需要较厚的绝缘层和高门限电压（导通电压）。选择钛氮化物（TiN）作为高介电系数薄膜顶层的栅极材料可以解决这个问题。这可以防止门限电压变得太高。相比之下，N型晶体管很少受到钉扎效应的影响。因此，采用较早的工艺，高浓度磷的多晶硅栅极可用于抑制栅极损耗。实现混合结构P型晶体管采用了以下技术。
1.氮环境退火*4以抑制扩散进钛氮化物电极的铪
结合HfSiON薄膜和钛氮化物电极制造工艺，采用正常的1,000℃以上的温度进行热处理。这时来自HfSiON薄膜的铪能够扩散到钛氮化物中，从而导致铪污染钛氮化物电极。这将产生具有与绝缘层具有相同特性的层，并导致栅极损耗。新技术在形成HfSiON薄膜后增加了一个氮环境退火步骤。这将加强与铪的粘合，并抑制其扩散到钛氮化物中。
2.用来控制门限电压和改进空穴迁移率的氖离子植入
以前有报告称，通过在通道中进行氖离子植入可以控制P型晶体管的门限电压，而且植入氖可以改善空穴迁移率。氖离子植入技术和金属栅极技术可以比没有采用该技术生产的晶体管提高驱动能力大约70%。
（2）低损坏蚀刻技术可以在N型晶体管制造中使用钛氮化物
N型晶体管不需要使用钛氮化物电极。不过，消除N型晶体管区域的金属栅极可能破坏底层的HfSiON薄膜。新技术采用了低损坏蚀刻的方法来解决这个问题。对采用这种蚀刻的方法形成的栅极绝缘层的评估表明，栅极氧化物的可靠性相当于没有受蚀刻影响的绝缘层。